

日本国特許庁 JAPAN PATENT OFFICE

23. 6. 2004

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出願年月日 Date of Application:

2003年 6月30日

出 願 番 号 Application Number:

特願2003-186428

[JP2003-186428]

RECEIVED 1 2 AUG 2004

WIPO

PCT

出 願 人
Applicant(s):

[ST. 10/C]:

ソニー株式会社

DDron

PRIORITY DOCUMENT SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)

特許庁長官 Commissioner, Japan Patent Office 2004年 7月29日





【書類名】 特許願

【整理番号】 0390473301

【提出日】 平成15年 6月30日

【あて先】 特許庁長官 殿

【国際特許分類】 G06G 3/36

【発明者】

【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】 村瀬 正樹

【発明者】

【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】 仲島 義晴

【発明者】

【住所又は居所】 東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】 木田 芳利

【特許出願人】

【識別番号】 000002185

【氏名又は名称】 ソニー株式会社

【代理人】

【識別番号】 100102185

【弁理士】


【氏名又は名称】 多田 繁範

【電話番号】 03-5950-1478

【手数料の表示】

【予納台帳番号】 047267

【納付金額】 21,000円



【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9713935

【プルーフの要否】 要



【発明の名称】 フラットディスプレイ装置

【特許請求の範囲】

【請求項1】

各画素の明るさを示す階調データを順次入力し、所定の表示部に前記階調データによる画像を表示するフラットディスプレイ装置において、

前記階調データを順次循環的にサンプリングし、前記階調データを複数系統の 階調データに変換するシリアルパラレル変換回路と、

前記各系統の階調データに対応して複数設けられ、前記表示部の対応する列の 画素について、対応する前記系統の階調データに応じて階調を設定する水平駆動 回路とを備え、

前記水平駆動回路は、

前記対応する系統の階調データを順次サンプリングし、前記対応する系統の階 調データを対応する列に振り分ける複数のサンプリング回路と、

前記サンプリング回路のサンプリング結果により前記列への出力信号レベルを 設定するディジタルアナログ変換回路とを有し、

前記シリアルパラレル変換回路は、

前記順次循環的なサンプリングに対応するタイミングにより前記複数系統の階調データをそれぞれ対応する前記水平駆動回路に出力し、

前記各系統の水平駆動回路は、

それぞれ前記シリアルパラレル変換回路における順次循環的なサンプリングに対応するタイミングにより、前記複数のサンプリング回路で、前記対応する系統の階調データをサンプリングする

ことを特徴とするフラットディスプレイ装置。

【請求項2】

前記シリアルパラレル変換回路、前記複数系統の水平駆動回路、前記シリアルパラレル変換回路及び前記複数系統の水平駆動回路に動作基準のタイミング信号を出力するタイミングジェネレータが、前記表示部の絶縁基板上に形成された ことを特徴とする請求項1に記載のフラットディスプレイ装置。



【請求項3】

前記複数系統が、前記表示部における奇数列と偶数列とに対応する系統であり

前記各系統の水平駆動回路が、前記表示部の上下にそれぞれ配置されたことを特徴とする請求項1に記載のフラットディスプレイ装置。

【請求項4】

前記シリアルパラレル変換回路は、

前記階調データの振幅を拡大して順次循環的にサンプリングして複数系統のデータに変換するデータ変換回路と、

前記データ変換回路による複数系統のデータのそれぞれについて、振幅を抑圧 して前記複数系統の階調データを出力するレベルシフト回路とを有する

ことを特徴とする請求項1に記載のフラットディスプレイ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、フラットディスプレイ装置に関し、例えば絶縁基板上に駆動回路を一体に形成した液晶表示装置に適用することができる。本発明は、階調データを複数系統に振り分ける際のサンプリングに対応するタイミングで、各系統の階調データを対応する水平駆動回路でサンプリングすることにより、従来に比して構成を簡略化し、さらには消費電力を少なくすることができるようにする。


[0002]

【従来の技術】

近年、例えばPDA(Personal Digital Assistants)、携帯電話等の携帯端末装置に適用されるフラットディスプレイ装置である液晶表示装置においては、液晶表示パネルを構成する絶縁基板であるガラス基板上に、液晶表示パネルの駆動回路を一体に形成することにより、いわゆる狭額縁化を図り、構成を簡略化し、消費電力を低減するようになされている。

[0003]

このような液晶表示装置においては、例えば奇数列の画素と偶数列の画素とを



[0004]

すなわち図8は、この種の液晶表示装置を示す平面図である。この液晶表示装置1は、液晶セル、この液晶セルのスイッチイング素子であるポリシリコンTFT(Thin Film Transistor:薄膜トランジスタ)、保持容量とにより各画素が形成され、この各画素をマトリックス状に配置して矩形形状による表示部2が形成される。液晶表示装置1は、この表示部2の対向する上下の辺に沿って、それぞれ奇数列用及び偶数列用の水平駆動回路3〇、3 Eが形成され、残る縦方向に延長する2辺のうちの1辺に沿って垂直駆動回路5が形成される。液晶表示装置1は、シリアルパラレル変換回路(S P変換回路)6を介してそれぞれ奇数列用及び偶数列用の階調データDodd、Devenが例えばラスタ走査順に入力される。なおここで階調データは、表示部2における各画素の明るさを示すデータである。

[0005]

この液晶表示装置1において、タイミングジェネレータ7は、この液晶表示装置1の動作に必要な動作基準の各種タイミング信号を生成して出力する。この処理において、タイミングジェネレータ7は、図9に示すように、この液晶表示装置1に供給されるシリアルデータによる階調データD1に同期したマスタクロックMCKを上位のクロックジェネレータより入力し(図9(A)及び(B))、このマスタクロックMCKを分周、位相調整して画像データD1のサンプリングクロックsck(図9(C))を生成する。またこのサンプリングクロックsck(図9(C))を生成する。またこのサンプリングクロックsckを基準にしてサンプリングしたデータについて、このサンプリングクロックsckを基準にしてサンプリングを補正用のクロックdck(図9(F))を生成する。またこのサンプリングクロックsckを分周し、奇数列用及び偶数列用の階調データDodd、Devenについて、水平駆動回路30、3Eにおけるサンプリング用のサンプリングクロ



ックHCK(図9(I))を生成する。

[0006]

シリアルパラレル変換回路 6 は、図10に示すように、階調データD1をそれぞれ奇数列用及び偶数列用のサンプリングラッチ8〇、8Eに入力し、偶数列用のサンプリングラッチ8Eにおいては、サンプリングクロックsckにより階調データD1をサンプリングして出力するのに対し(図9(B)、(C)及び(E))、奇数列用のサンプリングラッチ8〇においては、インバータ9を介してサンプリングクロックsckを入力することにより、このサンプリングクロックsckの反転信号により階調データD1をサンプリングして出力する(図9(B)、(C)及び(D))。これによりシリアルパラレル変換回路.6 は、順次入力される階調データD1を順次循環的にサンプリングして複数系統の階調データに変換するようになされ、この液晶表示装置1は、この複数系統が奇数列用及び偶数列用の2系統に設定されるようになされている。

[0007]

位相調整回路100及び10Eは、それぞれサンプリングラッチ80及び8Eの出力データDod及びDevをタイミング補正用のクロックdckによりラッチし、これによりこれら奇数列用及び偶数列用の階調データDod及びDevのタイミングを補正する。これによりシリアルパラレル変換回路6は、タイミングの一致してなる奇数列用及び偶数列用による2系統の階調データDodd及びDevenを位相調整回路100及び10Eから出力する(図9(G)及び(H))。データ出力回路110及び11Eは、バッファ回路により構成され、これら奇数列用及び偶数列用の階調データDodd及びDevenをそれぞれ対応する奇数列用及び偶数列用の水平駆動回路30及び3Eに出力する。

[0008]

これらにより奇数列用及び偶数列用の水平駆動回路30及び3Eにおいては、それぞれ奇数列用及び偶数列用の階調データDodd及びDevenが同期して入力され、この階調データDodd及びDevenに基づいて、それぞれ奇数列及び偶数列の画素について、階調を設定する。すなわち水平駆動回路30及び3Eにおいて、それぞれサンプリングラッチ120及び12Eは、サンプリングク



ロックHCKを基準にして、奇数列及び偶数列の列数による複数のラッチによりこの画像データを順次循環的にラッチする(図9(G)、(H)及び(I))。これにより水平駆動回路3〇、3Eは、それぞれラスタ走査順で入力される階調データDodd及びDevenをライン単位で区切ってサンプリングラッチ12〇、12Eに一時保持する。

[0009]

続く第2ラッチ13〇、13Eは、それぞれサンプリングラッチ12〇、12 Eを構成する各ラッチのラッチ結果を水平走査の周期で同時並列的にラッチし、これによりこのようにしてライン単位による階調データD1、D2をライン単位でまとめて続くディジタルアナログ変換回路(DAC:Digital to Analog Converter)14〇、14 Eに出力する。ディジタルアナログ変換回路14〇、14 Eは、それぞれ第2ラッチ13〇、13Eから出力される複数系統の階調データD1、D2をディジタルアナログ変換処理して出力することにより、これら各階調データD1、D2に対応する各画素の駆動信号を生成して出力する。これにより水平駆動回路3〇及び3Eは、サンプリングラッチ12〇、12Eによるサンプリング結果により対応する列への出力信号レベルを設定するようになされている。

[0010]

水平駆動回路30、3Eは、このようにして形成される複数系統の駆動信号が表示部2の信号線(列線)に供給され、これにより各信号線においては、それぞれ奇数列及び偶数列について、縦方向に連続する画素の階調データDodd、Devenに対応する駆動電圧に、順次循環的に設定されるようになされている。

[0011]

垂直駆動回路5においては(図8)、この信号線における駆動電圧の設定に対応して、表示部2のゲート線(行線)を順次選択して対応する画素のTFTをオン状態に設定する。これにより液晶表示装置1においては、階調データD1による所望の画像を表示し得るようになされている。

[0012]

しかして液晶表示装置1においては、このように水平駆動回路30、3Eのサ



ンプリングラッチ12で順次入力される階調データDodd及びDevenを順次サンプリングしてライン単位でまとめ、第2ラッチ130、13Eに転送することにより、このサンプリングラッチ12におけるラッチの順序にあっては、この液晶表示装置1に入力される画像データD1の配列に対応して種々に設定することができ、例えば特開平10-17371号公報、特開平10-177368号公報等においては、これらの設定に係る種々の工夫が提案されるようになされている。

[0013]

【特許文献1】

特開平10-17371号公報

【特許文献2】

特開平10-177368号公報

[0014]

【発明が解決しようとする課題】

ところでこの種の液晶表示装置においては、駆動回路の構成を簡略化し、さらには消費電力を少なくすることが求められる。

[0015]


本発明は以上の点を考慮してなされたもので、従来に比して構成を簡略化し、 さらには消費電力を少なくすることができるフラットディスプレイ装置を提案し ようとするものである。

[0016]

【課題を解決するための手段】

かかる課題を解決するため請求項1の発明においては、フラットディスプレイ 装置に適用して、シリアルパラレル変換回路は、順次循環的なサンプリングに対 応するタイミングにより複数系統の階調データをそれぞれ対応する水平駆動回路 に出力し、各系統の水平駆動回路は、それぞれシリアルパラレル変換回路におけ る順次循環的なサンプリングに対応するタイミングにより、複数のサンプリング 回路で、対応する系統の階調データをサンプリングする。

[0017]



[0018]

【発明の実施の形態】

以下、適宜図面を参照しながら本発明の実施の形態を詳述する。


[0019]

- (1)第1の実施の形態
- (1-1) 第1の実施の形態の構成

図1は、図8との対比により本発明の実施の形態に係る液晶表示装置を示すブロック図である。この液晶表示装置1においては、シリアルパラレル変換回路26、水平駆動回路230、23E、これらシリアルパラレル変換回路26及び水平駆動回路230、23Eに係るタイミングジェネレータ27の構成が異なる点を除いて、図8について上述した液晶表示装置1と同一に構成される。

[0020]

この液晶表示装置1は、例えば携帯電話に組み込まれて、この携帯電話の画像 データを処理する中央処理ユニットから、赤色、青色、緑色の各画素の階調を示 してなる階調データD11の入力を受け付ける。この実施の形態において、階調 データD11は、赤色、青色、緑色の各画素の階調データが同時並列的に、ラス タ走査の順序により供給されるようになされている。ここで各画素においては、



[0021]

タイミングジェネレータ 2 7 は、図 3 に示すように、この階調データ D 1 1 に同期したマスタクロックM C K を上位のクロックジェネレータより入力し(図 3 (A)及び(B))、このマスタクロックM C K を分周、位相調整して画像データ D 1 のサンプリングクロック s c k (図 3 (C))を生成する。またこのサンプリングクロック s c k を分周、位相補正し、奇数列用の階調データ D o d d について、水平駆動回路 2 3 O におけるサンプリング用のサンプリングクロック H C K o d (図 3 (F))を生成する。また同様にサンプリングクロック s c k を処理して、このサンプリングクロック H C K o d (図 3 (F))に対して 1 / 4 クロック 周期だけ位相が遅延してなる水平駆動回路 2 3 E におけるサンプリング用のサンプリングクロック H C K e v (図 3 (G))を生成する。

[0022]

図10との対比により図1に示すように、シリアルパラレル変換回路26は、18ビットパラレルの階調データD11をそれぞれ奇数列用及び偶数列用のサンプリングラッチ28O、28Eに入力し、偶数列用のサンプリングラッチ28Eにおいては、サンプリングクロックsckにより階調データD11をサンプリングして出力するのに対し(図3(B)、(C)及び(E))、奇数列用のサンプリングラッチ28Oにおいては、インバータ29を介してサンプリングクロックsckの反転信号により階調データD11をサンプリングして出力する(図3(B)、(C)及び(D)。これによりシリアルパラレル変換回路26は、順次入力される階調データD1を交互に奇数列用及び偶数列用に振り分けるようになされている。しかしてこの実施の形態では、表示部2に形成された赤色、青色、緑色による1組の画素により、順次奇数列、偶数列が形成されることになる。

[0023]

シリアルパラレル変換回路26は、このようにしてサンプリングラッチ280



、28日にそれぞれラッチされてなる奇数列用及び偶数列用の階調データDod及びDevをそれぞれバッファ回路構成によるデータ出力回路310及び31日を介して奇数列用及び偶数列用の水平駆動回路230及び23日に出力する。これによりシリアルパラレル変換回路26は、位相調整回路が省略され、また階調データD11のビット数に対応して構成される点を除いて、図10について上述したシリアルパラレル変換回路6と同一に構成されるようになされている。

[0024]

しかしてこれによりシリアルパラレル変換回路 2 6 は、サンプリングラッチ 2 8 0、2 8 E における順次循環的なサンプリングに対応するタイミングにより複数系統の階調データをそれぞれ対応する水平駆動回路 2 3 0、2 3 E に出力するようになされ、この実施の形態では、サンプリングラッチ 2 8 0、2 8 E のサンプリングによりタイミングが異なってなる奇数列用及び偶数列用の階調データ D o d 及び D e v を、この異なるタイミングのままで出力するようになされている。これによりシリアルパラレル変換回路 2 6 は、例えば表示部 2 において、水平方向の 1 列が 2 4 0 本×赤色、青色、緑色の画素により構成されている場合、水平方向の 1 ライン分が 2 4 0 本×赤色、青色、緑色分のデータ列による階調データ D 1 1 を、1 2 0 本×赤色、青色、緑色分のデータ列による 2 系統の階調データ D o d 及び D e v に分割するようになされている。

[0025]

水平駆動回路230及び23Eは、このようにタイミングが異なってなる階調データDod及びDevに対応して、サンプリングラッチ280、28Eにおける順次循環的なサンプリングに対応するタイミングにより、順次、対応する系統の階調データDod及びDevをサンプリングする点を除いて、具体的には、それぞれタイミングが異なってなるサンプリングクロックHCKod及びHCKevによりサンプリングラッチ320、32Eで階調データDod及びDevを順次ラッチする点を除いて、また階調データDod及びDevのビット数に対応するように構成される点を除いて、図10について上述した水平駆動回路30及び3Eと同一に構成される。

[0026]

すなわち水平駆動回路230及び23Eにおいて、サンプリングラッチ320及び32Eは、それぞれサンプリングクロックHCKod及びHCKevを基準にして、奇数列及び偶数列の列数による複数のラッチにより階調データDod及びDevを順次循環的にラッチする(図3(D)~(G))。この実施の形態においては、図4に示すように、階調データD11(Dod及びDev)が赤色、緑色、青色の画素に対応する各6ビットの階調データDR、DG、DBが同時並列的に伝送されて構成されることにより、サンプリングラッチ320及び32Eは、これら赤色、緑色、青色の階調データDR、DG、DBをそれぞれサンプリングするサンプリングラッチ(SL)42R、42G、42Bを1組にした複数のサンプリングラッチ42により順次循環的に階調データDod及びDevをサンプリングラッチ42により順次循環的に階調データDod及びDevをサンプリングする。

[0027]

続く第2ラッチ33〇、33Eは(図1)、それぞれサンプリングラッチ32〇、32Eを構成する各ラッチのラッチ結果を水平走査の周期で同時並列的にラッチし、これによりこのようにしてライン単位による階調データDod、Devをライン単位でまとめて続くディジタルアナログ変換回路(DAC:Digital to Analog Converter)34〇、34Eに出力する。しかしてこの場合も、第2ラッチ33〇、33Eは、図4に示すように、赤色、緑色、青色の階調データDR、DG、DBをそれぞれラッチするラッチ43R、43G、43Bを1組にした複数のラッチ(L)43によりサンプリングラッチ32〇、32Eの出力データをラッチするようになされている。

[0028]

ディジタルアナログ変換回路34〇、34Eは(図1)、それぞれ第2ラッチ33〇、33Eから出力される複数系統の階調データDod、Devをディジタルアナログ変換処理して出力することにより、これら各階調データDod、Devに対応する各画素の駆動電圧を生成して出力する。すなわちこの場合も図4に示すように、ディジタルアナログ変換回路34〇、34Eは、赤色、緑色、青色の階調データDR、DG、DBをそれぞれディジタルアナログ変換処理するディジタルアナログ変換回路(DA)44R、44G、44Bを1組にした複数のデ



ィジタルアナログ変換回路44によりラッチ33〇、33Eの出力データをディジタルアナログ変換処理するようになされている。

[0029]

なお図4に示す構成において、HSTは、ライン走査周期で出力されるタイミングパルスであり、水平駆動回路230、23Eにおいては、このタイミングパルスHSTをシフトレジスタ(SR)45によりサンプリングクロックHCKで順次転送してサンプリングラッチ42R、42G、42Bのサンプリングパルスを生成するようになされている。

[0030]

(1-2) 第1の実施の形態の動作

以上の構成において、この液晶表示装置21においては(図2)、この液晶表示装置21が設けられてなる装置の中央処理ユニット等から、表示に供する各画素の階調を示すデータの連続による階調データD11が順次シリアルパラレル変換回路26に入力され、ここで順次循環的にサンプリングされて奇数列用の階調データDod、偶数列用の階調データDevに変換され、水平駆動回路230及び23Eにおいて、それぞれ奇数列用の階調データDod、偶数列用の階調データDevにより各列の階調に対応する駆動信号が出力される。またこの駆動信号の出力に対応して垂直駆動回路5により表示部2のラインが順次循環的に選択され、これにより順次各画素の階調が設定される。これにより水平駆動回路230及び23Eにより、対応する奇数列、偶数列について、垂直駆動回路5で選択されたラインの画素が、階調データDod、Devによる階調に設定される。

[0031]

液晶表示装置21においては、このようにして階調データD11を2系統の階調データDod、Devに変換して各系統の水平駆動回路230、23Eでそれぞれ処理することにより、表示部が高精細により作成されて階調データD11のデータ転送速度が高速度化している場合でも、水平駆動回路230、23Eにおいては処理速度を低下させて処理することができ、その分、消費電力を低減して簡易な構成により高精細の画像を表示できるようになされている。

[0032]

この液晶表示装置21においては(図4)、このようにして処理されてなる階調データD11が、赤色、青色、緑色の画素に対応する各6ビットによる3種類の階調データを1組にして、これら6ビットの階調データが同時並列的に入力されてシリアルパラレル変換回路26により2系統に分離され、またこの2系統によるデータがそれぞれ水平駆動回路230、23Eで処理され、これによってもシリアルパラレル変換回路26、水平駆動回路230、23Eの処理速度を低下させて消費電力を低減し、簡易な構成により高精細の画像を表示できるようになされている。

[0033]


またこのようにして階調データを処理するにつき、表示部2を保持するガラス 基板上に、これらシリアルパラレル変換回路26、水平駆動回路230、23E 、垂直駆動回路5、タイミングジェネレータ27が一体に作成され、さらにはそ れぞれ水平駆動回路230、23Eが表示部2の上下に設けられ、これらにより 各画素と各回路ブロックとの間の配線パターンを効率良く配置して高精細の画像 を表示できるようになされ、さらには消費電力を低減し、いわゆる狭額縁化でき るようになされている。

[0034]

このようにして2系統の水平駆動回路230、23Eにより階調データDod、Devを処理するにつき、この液晶表示装置21では(図1及び図3)、シリアルパラレル変換回路26において、階調データD11が順次循環的にサンプリングされて奇数列及び偶数列による2系統の階調データDod、Devに変換された後、このサンプリングに係るタイミングのまま水平駆動回路230、23Eに出力され、水平駆動回路230、23Eでシリアルパラレル変換回路26におけるサンプリングに係るタイミングに対応するタイミングで、それぞれサンプリングされて処理される。

[0035]

これにより液晶表示装置 2 1 では、シリアルパラレル変換回路 2 6 において、これら階調データ D o d、 D e v のタイミングを補正する位相調整回路(図 1 0)を省略し、その分、従来に比して構成を簡略化できるようになされ、また消費



[0036]

なお液晶表示装置 2 1 においては、このようにシリアルパラレル変換回路 2 6 については、構成を簡略化できるものの、タイミングジェネレータ 2 7 においては、水平駆動回路 2 3 0、2 3 E にそれぞれサンプリングクロック H C K o d、H C K e v を出力しなければならなくなることにより、構成が煩雑になるとも考えられる。しかしながら実際上、それまで位相調整回路 1 0 0、1 0 E に出力していたタイミング補正用のクロック d c k を出力しなくてもよくなることにより、タイミングジェネレータ 2 7 においては、従来の液晶表示装置 1 とほぼ同一の規模により構成することができ、これらによりシリアルパラレル変換回路 2 6 の構成を簡略化できる分、液晶表示装置 2 1 においては、従来に比して構成を簡略化することができる。

[0037]

(1-3) 第1の実施の形態の効果

以上の構成によれば、シリアルパラレル変換回路26により階調データを複数系統に振り分けるようにし、この複数系統に振り分ける際のサンプリングに対応するタイミングで、各系統の階調データを対応する水平駆動回路でサンプリングすることにより、シリアルパラレル変換回路26から出力する複数系統の階調データの位相を一致させる構成を省略することができ、その分、従来に比して構成を簡略化し、さらには消費電力を少なくすることができる。

[0038]



またこのシリアルパラレル変換回路、複数系統の水平駆動回路、シリアルパラレル変換回路及び数系統の水平駆動回路に動作基準のタイミング信号を出力するタイミングジェネレータを表示部の絶縁基板上に一体に形成するようにして、表示部の周辺構成を簡略化することができ、その分、狭額縁化することができる。

[0039]

またこの複数系統を、表示部における奇数列と偶数列とに対応する系統であるようにし、各系統の水平駆動回路を表示部の上下にそれぞれ配置することにより、表示部における配線パターンを効率良くレイアウトして高精細に画素を配置することができる。

[0040]

(2) 第2の実施の形態

図5は、本発明の第2の実施の形態に係る液晶表示装置51を示すブロック図である。この実施の形態では、赤色、青色、緑色の画素に対応する階調データの連続による階調データD21が入力され、これにより第1の実施の形態について上述した階調データD11の処理に係る液晶表示装置21に比して、高転送レートによる階調データD21により画像表示するようになされている。

[0041]

この液晶表示装置 5 1 においては、シリアルバラレル変換回路 5 6 によりこの 階調データ D 2 1 を順次循環的にサンプリングして奇数列及び偶数列の階調データ D 0 d 及び D e v を生成し、この奇数列及び偶数列の階調データ D 0 d 及び D e v によりそれぞれ水平駆動回路 5 3 O 及び 5 3 E で表示部 2 を駆動するように なされている。液晶表示装置 5 1 において、水平駆動回路 5 3 O 及び 5 3 E は、この液晶表示装置 5 1 に入力される階調データ D 2 1 のビット数に対応して、処理対象である階調データ D 0 d 及び D e v のビット数が異なる点に係る構成、奇数列及び偶数列が表示部 2 の水平方向の画素単位で設定されてなる点に係る構成 を除いて、第 1 の実施の形態に係る水平駆動回路 2 3 O 及び 2 3 E と同一に構成されるようになされている。

[0042]

これに対してシリアルパラレル変換回路56は、階調データD21を順次循環



的にサンプリングし、このサンプリングに対応するタイミングにより複数系統の 階調データDod及びDevをそれぞれ対応する水平駆動回路530及び53E に出力し、これにより液晶表示装置51では、第1の実施の形態と同一の効果を 得ることができるようになされている。

[0043]

この実施の形態において、シリアルパラレル変換回路 5 6 は、この順次循環的なサンプリングの際に、階調データ D 2 1 の振幅を拡大して複数系統のデータに変換した後、これら各系統のデータの振幅を抑圧して元の振幅により出力するようになされ、これにより高転送レートによる階調データ D 2 1 について、確実に処理できるようになされている。

[0044]

このため液晶表示装置 5 1 においては、図 5 において符号 A 及び C により破線で囲って示すように、シリアルパラレル変換回路 5 6 の入力側、シリアルパラレル変換回路 5 6 の出力側及び水平駆動回路 5 3 0、5 3 E 等が、階調データ D 2 1 の出力回路と同一の電源電圧に保持された低電圧ブロックにより作成され、また符号 B により破線で囲って示すように、シリアルパラレル変換回路 5 6 の残りの回路ブロックが、この低電圧ブロックに比して電源電圧の高い高電圧ブロックにより構成されるようになされている。

[0045]

シリアルパラレル変換回路 5 6 は、このような振幅の拡大、縮小をレベルシフトにより実行する。すなわち図 6 は、このシリアルパラレル変換回路 5 6 を構成するサンプリングラッチ 5 8 0の 1 ビット分の構成を示す接続図である。なお偶数系統のサンプリングラッチ 5 8 Eにおいては、動作基準であるサンプリングクロック s c k が異なる点を除いて同一であることにより、説明は省略する。

[0046]

シリアルパラレル変換回路 5 6 は、ゲート及びドレインがそれぞれ共通に接続されたNチャンネルMOS (以下、NMOSと呼ぶ) トランジスタQ1及びPチャンネルMOS (以下、PMOSと呼ぶ) トランジスタQ2からなるCMOSインバータと、同様に、ゲート及びドレインがそれぞれ共通に接続されたNMOS



トランジスタQ3及びPMOSトランジスタQ4からなるCMOSインバータとが電源電圧3.3 $\{V\}$ の電源ラインとグランドとの間に並列に設けられる。シリアルパラレル変換回路56は、これら2つのCMOSインバータが直列に接続され、トランジスタQ1及びQ2によるインバータに階調データD21が入力される。これによりシリアルパラレル変換回路56は、これらトランジスタQ1~Q4により振幅が3.3 $\{V\}$ による階調データD21の反転、非反転出力を生成し、これらトランジスタQ1~Q4によりコンプリメンタリーパルス発生部を構成する。

[0047]

さらにシリアルパラレル変換回路56は、NMOSトランジスタQ5及びPM 7及びPMOSトランジスタQ8からなるCMOSインバータとにより比較器構 成のCMOSラッチセルが形成され、サンプリングクロックsck(奇数列側で はこのサンプリングクロックsckの反転信号)により動作するNMOSトラン ジスタQ9を介して、トランジスタQ1~Q4による階調データD21の非反転 出力がこのラッチセルに供給される。またシリアルパラレル変換回路56は、N MOSトランジスタQ10及びPMOSトランジスタQ11からなるCMOSイ ンバータと、NMOSトランジスタQ12及びPMOSトランジスタQ13から なるCMOSインバータとに、それぞれトランジスタQ5~Q8によるラッチセ ルの反転出力、非反転出力が供給され、トランジスタQ10及びQ11によるイ ンバータには、さらにサンプリングクロックsck(奇数列側ではこのサンプリ ングクロックsckの反転信号)により動作するNMOSトランジスタQ14を 介して、トランジスタQ1~Q4による階調データD21の反転出力がこのラッ チセルに供給される。また同様に、サンプリングクロックsck(奇数列側でが このサンプリングsckの反転信号)により動作するPMOSトランジスタQ1 5を介して、電圧6 [V] の電源がこれらラッチセル、インバータに供給される 。これによりシリアルパラレル変換回路56は、これらトランジスタQ5~Q1 5により、1stラッチ部を構成し、サンプリングクロックsckに応じて、ト ランジスタQ1~Q4による階調データD21の反転、非反転出力の振幅を拡大



してラッチするようになされている。

[0048]

またシリアルパラレル変換回路 5 6 は、NMOSトランジスタQ17及びPMOSトランジスタQ18からなるCMOSインバータと、NMOSトランジスタQ19及びPMOSトランジスタQ20からなるCMOSインバータとにより比較器構成のCMOSラッチセルが電源電圧6[V]により形成され、NMOSトランジスタQ21、Q22を介して、このCMOSラッチセルに1stラッチ部のラッチ結果が供給される。ここでこのNMOSトランジスタQ21、Q22は、トランジスタQ23、Q24によるインバータを介して、サンプリングクロックsckが供給される。シリアルパラレル変換回路 5 6 は、NMOSトランジスタQ26及びPMOSトランジスタQ27からなるCMOSインバータを介して、トランジスタQ17~Q20によるラッチセルのラッチ結果を続くデータ出力回路に出力するようになされている。シリアルパラレル変換回路 5 6 は、これらトランジスタQ21~Q27により2ndラッチ部を構成するようになされている。

[0049]

データ出力回路 $6\ 1\ O$ 、 $6\ 1\ E$ は、この図 $6\ 0$ 構成とは逆に、電源電圧 $6\ [V]$ の系によりサンプリングラッチ $5\ 8\ O$ 、 $5\ 8\ E$ の出力を受け、電源電圧 $3\ 3$ [V] の系により出力する。

[0050]

これによりこの実施の形態において、サンプリングラッチ580、58Eは、 階調データD21の振幅を拡大して順次循環的にサンプリングして複数系統のデータに変換するデータ変換回路を構成し、データ出力回路710、71Eは、このデータ変換回路による複数系統のデータをそれぞれについて、振幅を抑圧して 複数系統の階調データを出力するレベルシフト回路を構成するようになされている。

[0051]

この第2の実施の形態によれば、階調データを複数系統に振り分ける際のサンプリングに対応するタイミングで、各系統の階調データを対応する水平駆動回路



でサンプリングするようにして、階調データの振幅を拡大して順次循環的にサンプリングして複数系統のデータに変換し、この複数系統のデータの振幅を抑圧して複数系統の階調データを生成することにより、高転送レートによる階調データを処理する場合に適用して第1の実施の形態と同様の効果を得ることができる。

[0052]

(3) 第3の実施の形態

図7は、本発明の第3の実施の形態に係る液晶表示装置71を示すブロック図である。この実施の形態においては、第2の実施の形態と同様に、高転送レートによる階調データD21により画像表示する場合に適用して、シリアルパラレル変換回路86において、階調データD21の振幅を拡大して順次循環的にサンプリングして複数系統のデータに変換し、この複数系統のデータの振幅を抑圧して複数系統の階調データを生成する。

[0053]

この実施の形態では、このためシリアルパラレル変換回路86において、事前に、レベルシフト回路87により階調データD21の振幅を拡大する。また続くサンプリングラッチ88〇、88Eにより階調データD21を順次循環的にサンプリングして複数系統のデータに変換し、データ出力回路71〇、71Eにより元の振幅に戻して出力する。

[0054]

これによりこの実施の形態においては、レベルシフト回路87、サンプリングラッチ880、88Eが、階調データD21の振幅を拡大して順次循環的にサンプリングして複数系統のデータに変換するデータ変換回路を構成するようになされている。

[0055]

この第3の実施の形態によれば、事前に振幅を拡大して階調データD21を処理するようにしても、第2の実施の形態と同様の効果を得ることができる。

[0056]

(4)他の実施の形態

なお上述の実施の形態においては、赤色、青色、緑色の画素に対応する階調デ



ータを1組とした階調データD11を2系統に分けて処理する場合、各画素の対応する階調データD21を2系統に分けて処理する場合について述べたが、本発明はこれに限らず、例えば赤色、青色、緑色の画素に対応して階調データを3系統に分けて処理する場合等、この系統数については必要に応じて種々に設定することができる。

[0057]

また上述の実施の形態においては、水平駆動回路を表示部の上下に分けて配置する場合について述べたが、本発明はこれに限らず、必要に応じて上下の一方にまとめて配置する場合等にも広く適用することができる。

[0058]

また上述の実施の形態においては、本発明を液晶表示装置に適用する場合について述べたが、本発明はこれに限らず、EL (Electro Luminescence) 表示装置等、種々のフラットディスプレイ装置に広く適用することができる。

[0059]

【発明の効果】

上述のように本発明によれば、階調データを複数系統に振り分ける際のサンプリングに対応するタイミングで、各系統の階調データを対応する水平駆動回路でサンプリングすることにより、従来に比して構成を簡略化し、さらには消費電力を少なくすることができる。

【図面の簡単な説明】

【図1】

本発明の第1の実施の形態に係る液晶表示装置の一部を示すブロック図である

【図2】

0

本発明の第1の実施の形態に係る液晶表示装置を示すブロック図である。

【図3】

図2の液晶表示装置の動作の説明に供するタイムチャートである。

【図4】

図1の水平駆動回路を示すブロック図である。





【図5】

本発明の第2の実施の形態に係る液晶表示装置の一部を示すブロック図である

【図6】

図5の液晶表示装置におけるサンプリングラッチを示す接続図である。

【図7】

本発明の第3の実施の形態に係る液晶表示装置の一部を示すブロック図である

【図8】

0

従来の液晶表示装置を示すブロック図である。

【図9】

従来の液晶表示装置の動作の説明に供するタイムチャートである。

【図10】

従来の液晶表示装置の一部を詳細に示すブロック図である。


【符号の説明】

1、21、51、71……液晶表示装置、2……表示部、30、3E、230、23E、530、53E……水平駆動回路、5……垂直駆動回路、6、26… …シリアルパラレル変換回路、7、27……タイミングジェネレータ、80、8 E、120、12E、280、28E、320、32E、580、58E、88 O、88E……サンプリングラッチ、100、10E……位相調整回路、110、11E、310、31E、610、61E……データ出力回路、87……レベルシフト回路




【書類名】 図面

【図1】






【図2】






【図3】






【図4】






【図5】






【図6】






【図7】






【図8】






【図9】





【図10】







【書類名】

要約書

【要約】

【課題】 本発明は、フラットディスプレイ装置に関し、例えば絶縁基板上に駆動回路を一体に形成した液晶表示装置に適用して、従来に比して構成を簡略化し、さらには消費電力を少なくすることができるようにする。

【解決手段】 本発明は、階調データD11を複数系統に振り分ける際のサンプリングに対応するタイミングで、各系統の階調データDod、Devを対応する水平駆動回路230、23Eでサンプリングする。

【選択図】

図 1



特願2003-186428

出願人履歴情報

識別番号

[000002185]

変更年月日
 変更理由]

1990年 8月30日

新規登録

住 所氏 名

東京都品川区北品川6丁目7番35号

ソニー株式会社